

物理屋のための電子回路論 第7回

勝本信吾

東京大学理学部・理学系研究科 (物性研究所)

2015年11月24日

4.2.4 OP アンプの周波数特性と位相補償

前回見たように、非常に簡明な OP アンプ回路であるが、その多くは帰還回路であり、負帰還/正帰還条件に注意が必要である。意図しない帰還条件になってしまい、発振や発散 (出力の電源電圧張り付き) を起こしたり、逆に必要な発振をしない可能性がある。ここでは、OP アンプの理想モデル (4.2.1 項) の周波数依存性にやや現実性を加えたモデルを考え、特に負帰還条件を満たすための回路対策について議論しておく。

現実の OP アンプでは、内部で使用されているトランジスタや FET などの能動素子の周波数応答、更に受動素子のリアクタンス成分などのために、ゲイン $|A(i\omega)|$ は $\omega \rightarrow \infty$ とともに 0 へと減少する。3.2.6 項のフィルター回路で見たように、位相遅れ $\arg A(i\omega)$ を 0 に維持してゲインの周波数依存性を変化させることはできないので、上記ゲインの減少とともに必ず位相遅れが生じる。負帰還のつもりで帰還をかけても、アンプ内部で π の位相シフトが生じ、かつその周波数でのゲインが 1 を超えていた場合、フィードバック回路での位相遅れがなかったとしても正帰還に転じてしまう可能性が高くなる。

位相遅れについては、近年市販されている OP アンプはほとんどすべて内部で位相補償 (phase compensation) が行われている。すなわち、開ループ状態で位相遅れ π の周波数ではゲインが 1 (0 dB) 未満になるように調整されている。この処置をしていない段階での OP アンプのボード線図は、通常図 4.9(a) のように複数のゲインの折れ曲がり、および、位相の急変化点が存在している。そこで、回路の途中に一種の積分回路を挿入し、図 4.9(a) の点線のようにゲインと極の位置を引き下げ、ゲインが 0dB まで下がる間に位相遅れが $\pi/2$ となるようにする。こうすれば、抵抗器のような位相回りの少ない素子で帰還路を構成すれば負帰還条件を維持できる。これが位相補償である。この積分回路のコンデンサを IC 内部にすでに持っているものを内部位相補償型と呼び (すなわち最近のものは多くが内部位相補償型である)、コンデンサを付けるための端子を出しているものを外部位相補償型と呼ぶ。外部位相補償型は外付け部品が増えて面倒であるが、発振や発散を抑えるためのゲインの抑制を最小限にして OP アンプの周波数特性を最大限に利用することができる。

このように位相補償された OP アンプを使っても、実際の回路では頻繁に発振等が起こる。その原因の多くは、容量性の信号源や負荷によって負帰還路の位相回りが発生するため (図 4.9(b)) である。いずれもゲインが 0dB を切る前に位相遅れが π に達しているので、これを回避するためには、点線で記したような回路を付加する。この回路付加に当たっては、ボード線図の知識が有用である。また、注意しなければならない事として、電源ライン回りで信号が漏れて帰還路を形成し、発振に至る場合がある [1]。これには、OP アンプの近傍で電源ラインをコンデンサでアースに交流的に落とすのが有効である。このようなコンデンサをバイパスコンデンサという。

4.2.5 OP アンプの諸特性

現実の OP アンプは理想 OP アンプではあり得ないので、様々な特性を表すパラメータは有限である。直流の開ループゲインは用途にもよるが、多くは $10^5 \sim 10^6$ 程度あることが多い。ゲインがこれから落ち始める周波数 f_T は、遮断周波数と呼ばれる。これは伝達関数の極の位置と強さによっている。また、ゲインが 1(0dB) となる周波数を、単




図 4.9 (a) 位相補償をしていない OP アンプのボード線図例 (実線) と、位相補償を施した場合 (点線). (b) 容量性の信号源・負荷によって位相回りが発生する回路例. (c) 発振しにくい OP アンプのボード線図. 負帰還により特性が変化する様子を破線で示す.

位利得周波数という。内部位相補償を行っている OP アンプでは、周波数特性が図 4.9(c) のボード線図に近くなるように調整されている。ここでは $A_o \sim 10^5$, $f_T = 300\text{Hz}$ としてみた。遮断周波数を過ぎた後は、 6dB/oct すなわち、 $\log\text{-log}$ プロットで傾き -1 の直線に沿ってゲインが落ちる。この直線上ではゲインとそのゲインを維持できる周波数の幅の積 (**GB 積**, Gain Bandwidth product) は一定で、ほぼ単位利得周波数の値に等しい。

さてここで負帰還をかけて、そのゲインを 10^2 としたとする。帰還回路の周波数特性は理想的であるとすると、このシステムのボード線図は、図 4.9(c) で点線で示したものになる。 f_T が 300kHz 近くと 3 桁も上昇している。これは、負帰還回路の所で述べた周波数特性の改善である。また、ゲイン一定の領域が広がったことから、歪率も大きく改善されたことになる。ただし、この歪みは入力信号の振幅が小さい時である。大振幅の信号が入力すると、内部回路の一部が一時的に飽和するため小振幅時に比べて周波数特性は大幅に悪化する。このような大振幅入力時の応答特性を表すには、出力電圧の変化速度 **スルーレート (Slew rate)** を用いる。

理想 OP アンプでは入力インピーダンスは無限度であったが、現実の OP アンプでは勿論、有限である。一般に各端子の接地電位に対する絶縁抵抗と、入力端子間のインピーダンスは大きく異なり、規格表などでは、前者を単に入力インピーダンス、後者を**差動入力インピーダンス**と称している。その値は OP アンプの構成素子によって大きく異なる。これは実装技術の項で述べる。 Z_{in} が十分大きければ入力端子に流れる電流は無視して良いか、というとは必ずしもそうではない。入力の能動素子が働くために、入力端子にはほぼ一定の電流 I_B が流れている必要があり、これを**入力バイアス電流**と呼ぶ。また、 $+$ 入力端子でのバイアス電流の差を入力オフセット電流と呼ぶ。

更に、双方の入力端子を接地しても出力電圧は零にはならない。すなわち (??) で $V_{in+} - V_{in-}$ の後に定数項 V_{off} が付いていることになる。これを**入力オフセット電圧**と呼んでいる。一部の OP アンプにはこのオフセット電圧をできる限りゼロに調整するための端子が出ており、ここに半固定抵抗器などをつないで調整する。また、理想的差動増幅器であれば、入力端子間を短絡しておけば接地しなくても出力は零あるいは V_{off} の筈であるが、これもそうはならない。両方の入力端子に同じ入力を加えた時に、出力信号が元の信号に対してどれだけ小さくなるか、すなわち $(\text{ゲイン} \times \text{同相入力信号}) / (\text{出力信号}) = (\text{差動利得}) / (\text{同相利得})$ を**同相信号除去比 (CMRR, Common mode rejection ratio)** と呼び、差動増幅器を評価する上での重要なパラメタである。CMRR は強い周波数依存性を持ち、高周波で




図 4.10 (a) pn 接合ダイオードの模式図 (左) と対応する回路記号. (b) 線形目盛りでプロットした模式的電流電圧特性. p 側を正極に取っている. (c) 電流側を対数目盛でプロットした電流電圧特性. 挿入図中実線および図中に「ショックレー理論」と示した破線は, (4.10) を示したものの.

は著しく劣化する. 有限なスルーレートのために, 大振幅信号では更に小さくなる. これは, 接地ラインからの入力電圧のずれによる出力であったが, 同様なことは電源電圧の変動に対しても起こる. これに対しても同様に除去比を定義でき, PSRR(Power supply rejection ratio) と呼ぶ.

出力インピーダンスも当然有限で, 100Ω 程度あるのが普通であるが, 通常は負帰還により実効的に極めて低くなるので, 低周波では問題にならない事が多い. 以上のような理想 OP アンプからのずれは, 計測回路における様々な誤差を引き起こすので, これらを十分把握した上で使用することが必要である.

4.3 トランジスタ

トランジスタは, OP アンプをブレークダウンして, 増幅作用を示す素子の最小単位としたものと考えることができる. 大別して, pn 接合を使い, キャリア拡散現象を用いて増幅作用を生じさせる **2極性接合トランジスタ** (bipolar junction transistor, BJT) と, 電場によるキャリアの増減現象を用いて増幅作用を持たせる **電場効果トランジスタ** (field effect transistor, FET) とに分類される.

これらの個別素子になると, 非線形性が強くなり, 扱いに素子の個性に沿った工夫が必要となる. 「線形近似する」ということが取り扱いの基本になる. 最終的には精度の高い線形応答を得るため, 帰還回路を用いることが必須である.

4.3.1 ダイオード

特にバイポーラ (2極性) 接合トランジスタ動作を理解するための基礎としてダイオードを扱う. ダイオードは2端子の素子で, 電流電圧特性がゼロ電圧に対し非対称である. 最も多いタイプは図 4.10(b) のように, 一方向にはある電圧から電流が増加し, 電圧とともに微分抵抗 (dV/dJ) が減少する.

(以下, 講義では時間の都合でダイオードの動作説明は省略します.)

pn 接合ダイオードについて簡単に説明する. 半導体の伝導の型には, キャリアの正負 (正孔, 電子) により, p,n 型がある. pn 接合はこれを何らかの方法で貼りあわせるような形状にしたものである. pn 接合ダイオードは, 図 4.10(a) のように, この両型からそれぞれ電極を引き出した形をしており, pn の方向に合わせて図 4.10(a) 右側のような回路

記号を使用する。p側の正孔にとってはn側は一種の真空、n側の電子にとってはp側がそうであるから、熱力学的にエントロピー S の大きな方向へ遷移しようとして互いに拡散しようとする(拡散電流)。ところがこの過程は電気的中性条件を破ってpn界面に電場を発生させ、内部エネルギー U を増加させる。結局自由エネルギー $U - TS$ が最小になる点で平衡が生じる。従ってダイオードにゼロ電圧印加状態でもpn界面には電位が発生している*1。この電場(電位差)を作り付けの電場(電圧)(built-in field, built-in potential)と呼ぶ。

作り付けの電圧を打ち消すようにp側に正の電圧を印加すると、この外部電場の後押しされて正孔→n側、電子→p側という拡散過程が生じ電流が流れる。逆向きの外部電場は接合面で拡散を抑えている作り付け電場を更に強くする方向であり、電流はこれに強く抑えられてしまう。以上によって、図4.10(b)のような非対称な電流電圧特性が得られる。詳細は半導体の講義あるいは成書類にゆずるが、最も簡単なショックレーの理論では、電流電圧特性は、

$$J(V) = J_0 \left[\exp\left(\frac{eV}{k_B T}\right) - 1 \right] \quad (4.10)$$

という形に書かれる。

式(4.10)を見て、電流が流れ始める特別な閾値のようなものがないことに気付くであろう。(4.10)は簡単すぎる近似であるが、図4.10(c)に実線で示したデータのように、実際の電流電圧特性の小電圧での特徴を多くの場合良く捉えている。係数 J_0 にバンドギャップ、p、nドーピング濃度のようなパラメーターは入っているが、これらによって見た目に現れる閾値風の値は特性を見ているスケールの問題である。(4.10)に使用されている近似で一番の問題は、正孔と電子の分布をマックスウェル分布で近似している点で、空乏領域と呼ばれるキャリア密度が大変低い状態では非常に良い近似であるが、高濃度にドーブされた層内では必ずしも成立しない。

ダイオードの電流がより流れる方向の電圧を**順方向電圧**(forward bias voltage)、流れない方向を**逆方向電圧**(reverse bias voltage)と呼ぶ。うへの説明でわかるように、順方向に電圧が印加されている場合、p型から正孔がn領域へ、n型から電子がp領域へ拡散している。これを**少数キャリア注入**(minority carrier injection)現象という。類似の現象は光による励起によっても生じ、太陽電池が流し出す光電流はこの少数キャリア注入現象によるものである。

ダイオードはpn接合によるものとは限らず、金属-半導体接合によるショットキー障壁ダイオードなども存在する。また、逆方向電圧を大きくしていくと、決まった電圧で急激に電流が流れだす、ツェナートンネル(Zener tunneling)現象生じる場合があり、これを安定な定電圧電源として用いる場合もある(**ツェナー・ダイオード**)。

4.3.2 バイポーラトランジスタ

静特性

最も基本的なpn接合型トランジスタは伝導の異なる層を3層重ねた構造を持っており、nnp型とpnp型が存在する。この3層から取り出した電極を、図4.11のように順にエミッタ(E)、ベース(B)、コレクタ(C)と称する。半導




図4.11 バイポーラトランジスタの模式図と回路記号。(a) PNP型、(b) NPN型。

*1 一般に我々が回路上で「電圧」と呼んでいるのは、「電気化学ポテンシャル差」のことである。従って有限電位差があってもダイオードにかかっている電圧はゼロと呼び、現実的には金属端子を接触した際に半導体-金属接合部に逆向きの電場が生じて端子間の電圧は実際ゼロとなる。

体の半古典的伝導理論の確立とこれに立脚した接合トランジスタの提案・実証は、現代の情報社会の基礎となった業績と言っても過言ではなく、1956年のノーベル物理学賞の対象ともなっている。物理学専攻の皆さんにはぜひその内容を知り、物理を味わっていただきたいが、本講義ではとてもそのような時間がなく、大学院での半導体の講義に譲る。特に、早く知りたい方へ：講師は2013年の半導体の講義でこれについては一通り述べているので、その講義ノートを参照していただきたい(第6回のpn接合を知った上で第8回の接合トランジスタに進むと良い。関心がある方は第7回の太陽電池の話も参考になる)。

まず、静特性と呼ばれる電流電圧特性を見てみよう。端子が3つあり、図4.11(a)のようにそれぞれに流れ込む(エミッタについては流れ出る方向に電流を取る)電流が考えられ、キルヒホッフの法則より

$$J_E = J_C + J_B \quad (4.11)$$

である。すなわち電流の自由度が2で、同様に電圧の自由度も2ある。このため静特性(電流電圧特性)を2次元平面で完全に表現することは困難である。

多く使用される静特性の描き方を図4.12に示した。今、エミッタを開放($J_E = 0$)してベースとコレクタの間のIV特性を見ると、これはpn接合ダイオードであるから、図4.12(a)の破線のようになる。コレクタを開放($J_C = 0$)した場合のベースとエミッタの間のIV特性も同様である。ベースを開放($J_B = 0$)すると、コレクタ-エミッタ間では、どの電圧でも2つのpn接合のどちらかが逆方向になるため、電流はほとんど流れない。ここで、ベース-エミッタ間にも定電圧電源を接続してこのpn接合を順方向にバイアスすると、図4.12(b)のように J_B の増加に伴って J_C が流れ始める。そこで、 J_E がある程度流れるようにベース-エミッタ電圧 V_{BE} を一定に保ってベース-コレクタ間のIV特性をみると、図4.12(a)の実線群のように先ほどの破線を下方に平行移動したような格好になっている。逆バイアス電圧でも大きな電流が流れており、この領域だけを見ていると、あたかも定電流源のようである*2。

以上から、 J_B は J_C や J_E に比べて小さいとして無視してしまえば、トランジスタの最もプリミティブな増幅作用として、 V_{BE} の変化を J_C の変化に変換するもの、と考えることができる。ところが、図4.13(a)のように、 V_{BE} に対する J_C の変化は非線型で大変扱いにくい。ところが幸いなことに、図4.13(b)に示したように、 J_C はほぼ J_B に比例している。これは、結局E→Bへと注入された少数キャリアが、拡散によって流れるため、ほとんどベース電極に吸収されることなく、コレクタへ到達してしまうためである。従って電圧駆動する代わりにベースを電流駆動し、電流増幅素子と考えれば、線形な増幅器として扱える。この時直流電流増幅率 h_{FE} は

$$J_C = h_{FE} J_B \quad (4.12)$$

で定義される。 h_{FE} は用途によって大きく異なり、ダーリントン接続を使わないもので、10から1000を超えるものまである。

バイポーラー トランジスタの線形近似

バイポーラー トランジスタを使いこなすには知るべきことが非常に沢山あり、とても本講義で紹介しきれないので、ここではまず粗く線形近似を行い、次に負帰還回路を用いて非線形性を抑える手法の例を示すことにする。

4端子回路における、H行列(ハイブリッド行列)は次のように定義される。

$$\begin{pmatrix} V_1 \\ J_2 \end{pmatrix} = \begin{pmatrix} H_{11} & H_{12} \\ H_{21} & H_{22} \end{pmatrix} \begin{pmatrix} J_1 \\ V_2 \end{pmatrix}. \quad (4.13)$$

これは、入力電流と出力電圧を与えると、入力電圧と出力電流が与えられるという変わった形をしているが、トランジスタの増幅作用を扱うにはこのパラメタが便利である。ただし、トランジスタ回路を扱う際にはこれをそのまま適用するのではなく、狭い電流電圧領域に限定し、その近傍で線形近似を行う。このバイアス付き小振幅信号についてのH行列は、小文字のhを使用することが多く、その要素 h_{ij} は**hパラメタ**と呼ばれる。

*2 太陽電池は2端子pn接合ダイオードであるが、光が当たっているとこれとそっくりなIV特性を示す。この場合、光がエミッタの代わりに少数キャリアを注入しているのである。




図 4.12 (a) 下図に示したような実験回路で、 V_{BC} を変化させてコレクタに流れる電流 (の符号を反転したものを) を測定した。ベース-コレクタのダイオード特性。エミッタからベースへ電子を注入するに従い、太陽電池の光起電力に類似の特性となる。(b) コレクタ-エミッタに電圧 V_{CE} を加えても、接合の片側が逆方向バイアスとなるため電流はほとんど流れない。が、ベースを電流バイアスすると、電流値に応じてコレクタ電流が飽和する形で電流が流れる。

図 4.14(b) のように、エミッタ接地回路を 4 端子回路とみなす。すると、まず (4.12) の関係を認めると $h_{21} = h_{FE}$ である。その他の関係については、上述のように IV 特性を局所線形近似して求める。トランジスタの特性表示においては h パラメタについて、次のような慣用表示が使われる。

$$\begin{pmatrix} v_1 \\ j_2 \end{pmatrix} = \begin{pmatrix} h_{11} & h_{12} \\ h_{21} & h_{22} \end{pmatrix} \begin{pmatrix} j_1 \\ v_2 \end{pmatrix} = \begin{pmatrix} h_i & h_r \\ h_f & h_o \end{pmatrix} \begin{pmatrix} j_1 \\ v_2 \end{pmatrix} \quad (4.14)$$

ここで v, j などと小文字にしたのは、絶対値ではなく、小さな変化分 (交流小信号) という意味である。また、E, B, C をそれぞれ接地した場合の 4 端子回路に対応して、 $h_i \sim h_o$ にもう一つ e, b, c という添え字をつける。この慣用記法では (4.12) の関係を認めると $h_{21} = h_{FE} = h_{fe}$ となる。ただし (4.12) は近似であり、一般には h_{FE} は h_{fe} とは異なる。図 4.14(c) にエミッタ接地の場合にこれらの h パラメタが動作点によって変化する様子を示した。他のパラメタが I_C によって大きく変化するのに対して、 h_{fe} はほぼ一定で、これがトランジスタをリニアに使うのに良い見方であることがわかる。

以上を、図 4.15(a) の増幅回路の小信号特性の計算で実行してみよう。ここで注意することは、交流成分だけ考える、ということである。この時最も粗いやり方として **コンデンサはすべて短絡と考える** というものがある。これを採用すると、入出力のコンデンサはすべて短絡、また電源ラインも図から C_d により接地されてしまっていることになる。最も、直流の電源ラインは理想的には、内部抵抗零で、直流起電力を介して接地されているから、 C_d がなくても交流的には常に接地と扱える。 R_1, R_2 はベースの動作点電圧 (バイアス電圧) を決めるための重要な抵抗であるが、これもこの近似では単なる並列抵抗になってしまう。これらの働きについては、やはり次副節の直流バイアスの項で触れる。以上より図 4.15(b) のような非常に簡単な等価回路に書き換えることができる。






図 4.13 (c) のような実験回路で測定したトランジスタの特性. (a) コレクタ-エミッタをバイアスして、ベース-エミッタ間を順方向にバイアスしていくと、 V_{BE} に対して非常に敏感に J_C が変化する. (b) これを J_B と J_C の関係と考えると、(同一ダイオードの特性を見ているのと同じであるから) 非常に線形性が良くなる. 挿入図は両対数プロットで、破線は傾き 1 を表している.

入力端子に交流電圧信号 v_i が加えられたとする. キルヒホッフの法則より

$$\left. \begin{aligned} v_i &= h_{ie}j_b + R_E(j_b + h_{fe}j_b) \\ v_o &= h_{fe}j_b R_C \end{aligned} \right\}$$

となるので、電圧利得 A は

$$A = \frac{v_o}{v_i} = \frac{h_{fe}R_C}{h_{ie} + R_E(1 + h_{fe})} \quad (4.15)$$

となる. $h_{fe} \gg 1$ であれば $A = R_C/R_E$ となり、 h_{fe} によらない形となる. これは、負帰還の効果である. 入力イ




図 4.14 (a) 4 端子回路と H(ハイブリッド) 行列. (b) エミッタ接地回路を 4 端子回路と見る. (c) npn 型トランジスタ 2SC373 の h パラメータがコレクタ電流に依存する様子を示したもの.




図 4.15 (a) エミッタ接地増幅回路. 周辺抵抗等略さずに描いたもの. (b) (a) の回路を線形化したモデル.

インピーダンス Z_i は, R_1, R_2 とその右側のインピーダンス Z'_i の並列インピーダンスである. Z'_i は

$$Z'_i = \frac{v_i}{j_b} = \frac{h_{ie}j_b + R_E(j_b + h_{fe}j_b)}{j_b} = h_{ie} + R_E(1 + h_{fe}) \quad (4.16)$$

と求まる. また出力インピーダンス Z_o は

$$Z_o = \frac{v_o}{j_o} = \frac{h_{fe}j_b R_C}{j_b} = R_C \quad (4.17)$$

である. h パラメタはトランジスタのデータシートに記載されているので, 諸特性量を簡単に計算できる.

4.4 電場効果トランジスタ

電界 (電場) 効果トランジスタ (field effect transistor, FET) には, pn 接合型 FET(JFET), MOS(metal-Oxide-Semiconductor) 型 FET, MESFET(ショットキ型 FET) や HEMT(高電子移動度 FET) などがある. いずれも, 電場によって電流経路の伝導度を制御する, 単純な原理によるもので, 電圧増幅型のデバイスである. 制御法に, デプレッション型とエンハンスメント型があり, 更にキャリアの種類によって p チャネル型と n チャネル型に分かれる. このことから, バイポーラトランジスタに対して, FET をユニポーラトランジスタと呼ぶこともある. MOSFET を用いたスイッチング回路はこの 20 年ですっかり論理集積回路を席卷し, 我々の情報生活はほとんど MOSFET の上に成り立っているといっても過言ではないくらいであるが, ここでは, 増幅回路について議論する.

FET はソース (S), ドレイン (D), ゲート (G) の端子を持つ 3 端子素子であり, G で制御電場を与え, S,D 間の伝導度を制御する. 最も簡単な FET の回路記号は, 図 4.16(a) である. S,D には元来明確な区別がなく, 特に JFET の場合は, S,D を反転して接続しても, 大抵は問題なく動作する. MESFET や HEMT も同様である. 一方 MOSFET は半導体基板に対して S が接続されていることが多く, 一般には反転できない. この事情と, 伝導キャリアの種類 (n チャネル, p チャネル) を反映させた回路記号が図 4.16(b)~(e) である.

JFET では pn 接合の逆方向電圧を使ってゲート電場を発生する. したがってゲート電流はこの pn 接合の漏れ電流であり, 極めて小さく nA 以下である. G を入力端子とした時の入力インピーダンス Z_{in} は極めて高く, $10^8 \sim 10^{12} \Omega$ になる. 絶縁ゲートの MOSFET の場合, ゲート電流は絶縁膜のリーク電流であるから, 更に小さく, pA のオーダーになり, Z_{in} は $10^{12} \sim 10^{14} \Omega$ に達する.

4.4.1 FET の静特性

JFET

図 4.17(a), (b) に代表的な JFET(n チャネル) の静特性を示す. JFET はすべてデプレッション特性を示す. 即ち, ゲート-ソース電圧 V_{GS} が 0 の時, ドレイン-ソース電圧 V_{DS} を加えると有限のドレイン電流 J_D が流れ (ノーマリ・オン), V_{GS} に負電圧を加えるにつれて J_D は小さくなり, $V_{GS} = V_P$ (ピンチオフ電圧) で流れなくなる. 一方,




図 4.16 FET の様々な回路記号




図 4.17 接合 FET の代表的静特性. (a) ソースドレイン電圧 V_{DS} を固定してゲート電圧を掃引した時のドレイン電流. (b) ゲート電圧をパラメタとし、 V_{DS} を掃引した時のドレイン電流.

ピンチオフしていない状態で V_{DS} を増やしていくと、小さな V_{DS} に対してはオーミックな特性を示すが、やがて飽和して、 J_D は V_{GS} で決まる一定値を示すようになる。即ち、一種の電流制限が起こる。結局、 $V_{GS} = 0$ に対する J_D が、動作領域 ($V_{GS} \leq 0$) では最大となりこれをドレイン飽和電流と呼び J_{DS} と記す。なお、 V_{GS} を正にするとゲート電流が増加して動作特性が悪くなるので、この領域は考えない。

p チャネルの JFET の場合は、 V_{GS} 、 V_P 、 J_D 、 J_{DS} の符号をすべて n チャネルのものに対して反転すれば、同様のことが成り立つ。

4.4.1.1 MOSFET

MOSFET は先に述べたような特徴があるが、JFET と大きく違うのは、エンハンスメント型がある、ということである。まず、デプレッション型については、 V_{GS} が 0 をまたいで印加できる、という点を除いて JFET の場合と定性的に同じである。ノーマリ・オンであることから、スイッチング回路などには使いにくい。一方、バイアスをとるのは楽になるため、高周波用の FET にはデプレッション型が良く使用される。

一方、エンハンスメント型の場合、 $V_{GS} = 0$ では J_D は流れず (ノーマリ・オフ)、図 4.17(a) のように V_{GS} を増やすにつれて J_D が流れ出す (n チャネルの場合)。このノーマリ・オフの特性はトランジスタの場合と同じであり、トランジスタ回路の置き換えが容易であること、また、CMOS などのスイッチを使った論理回路には使用しやすいことから、エンハンスメント型の MOSFET の方が全体として良く使用されている。




図 4.18 FET 回路の接地端子による分類. (a) ソース接地, (b) ドレイン接地, (c) ゲート接地

4.4.2 FET の線形近似

線形近似においては、直流のバイアス条件は一旦忘れられてしまうため、JFET も MOSFET も同列に扱うことができる。具体例としては一応 n チャネルの JFET を念頭に置くことにする。

前に述べたように、動作領域の V_{GS} においては

$$\left. \begin{aligned} J_G &\simeq 0, \\ J_D &= f(V_G, V_D) \end{aligned} \right\} \quad (4.18)$$

である。

FET の動作モデルとして図 4.18 に示した、ソース接地、ドレイン接地、ゲート接地の各回路が考えられる。まず、ソース接地回路について考える。ここで、関数 f についての局所線形近似を行う。

$$g_m \equiv \left(\frac{\partial J_D}{\partial V_{GS}} \right)_{V_D = \text{const.}}, \quad (4.19a)$$

$$r_d \equiv \left(\frac{\partial V_D}{\partial J_D} \right)_{V_{GS} = \text{const.}} \quad (4.19b)$$

ここで、 g_m は伝達コンダクタンス、 r_d はドレイン抵抗と呼ばれる。局所線形近似は

$$j_d = g_m v_{gs} + \frac{v_d}{r_d} \quad (4.20)$$

と表される。 j, v などと小文字になっているのはトランジスタの場合と同様、微小変化の意である。この線形近似を例によって電流源を用いた等価回路で表すと、図 4.19(a) のようになる。また

$$\mu \equiv r_d g_m \quad (4.21)$$

と定義し、 μ を増幅率と呼んでいる。




図 4.19 図 4.18 に示した FET の各接地回路に対する線形等価回路. (a) ソース接地, (b) ドレイン接地, (c) ゲート接地

次にこの等価回路を使って他の接地回路についても等価回路を導くことができる。多少の変形を行うことで、(b),(c) の線形等価回路を得る。

FET は基本的には電圧入力であるので、図 4.19 の各回路を 4 端子回路と見る場合には Y 行列を使うのが便利である。それぞれの接地回路についての Y パラメタを表 4.1 に示す。

Y パラメタ	Y_{11}	Y_{12}	Y_{21}	Y_{22}
ソース接地	0	0	g_m	r_d^{-1}
ドレイン接地	0	0	$-g_m$	$g_m + r_d^{-1}$
ゲート接地	$g_m + r_d^{-1}$	$-r_d^{-1}$	$-(g_m + r_d^{-1})$	r_d^{-1}

表 4.1 (a) ソース接地型, (b) ドレイン接地型, (c) ゲート接地型 の各増幅回路の Y パラメタ.

参考文献

- [1] 岡村迪夫 「OP アンプ回路の設計」 (CQ 出版社, 1990).
- [2] 鈴木雅臣 「トランジスタ回路の設計」 (CQ 出版社, 1991).